首先需要確定的是，是將存儲(chǔ)器置于邏輯芯片上，作為SoC的一部分，還是將其作為片外存儲(chǔ)器。

 

eSilicon公司業(yè)務(wù)和企業(yè)發(fā)展副總裁Patrick Soheili表示：“延遲和吞吐量的折中舉足輕重，而且功耗成本巨大。每當(dāng)你從一個(gè)平面移動(dòng)到另一個(gè)平面時(shí)，它的系數(shù)是100X。同時(shí)這也適用于片上存儲(chǔ)器vs片外存儲(chǔ)器。如果你能逐個(gè)逐個(gè)芯片地把它連在一起，那就更好了。”

 

出于以上原因和其他原因，芯片制造商的首要選擇是在邏輯芯片上放置大量的RAM或flash。但在大多數(shù)情況下，這還不夠。就算是過去被定義為帶有片上存儲(chǔ)器的處理單元的微控制器，也已經(jīng)開始為高端應(yīng)用添加片外輔助存儲(chǔ)器。

 

Cadence公司DDR、HBM、flash/storage和MIPI IP的產(chǎn)品營(yíng)銷總監(jiān)Marc Greenberg表示：“如果邏輯芯片上的存儲(chǔ)器大小超過了可以較低價(jià)格生產(chǎn)的界限，使用片外存儲(chǔ)器顯然會(huì)是更好的選擇。多個(gè)制造商都有基于SPI（串行外設(shè)接口）總線的一系列低成本、低功耗的存儲(chǔ)器，包括汽車速度等級(jí)的存儲(chǔ)器。SPI總線正在提高速度并增加寬度。”

 

事實(shí)上，Cadence看到了很多對(duì)200MHz的Octal-SPI IP接口的需求——包括控制器和PHY芯片。

 

存儲(chǔ)器中需要在延遲、帶寬、功耗、容量和成本之間找到平衡點(diǎn)。必須考慮存儲(chǔ)器的容量和速度，每種存儲(chǔ)器都有不同的折中。如果應(yīng)用是由速度或吉比特每秒的帶寬驅(qū)動(dòng)的，那么HBM可能是一種方法，因?yàn)樗菵DR存儲(chǔ)器的帶寬要高得多。但是如果應(yīng)用以容量問題為主，例如存儲(chǔ)器接口可容納多少GB的存儲(chǔ)空間，那么DDR可能是更好的選擇。

 

Nandra表示：“DDR提供容量，HBM提供帶寬。如果問題是關(guān)于功耗的問題，那么低功耗DDR比HBM或GDDR更好。使用GDDR或HBM可以獲得更高的性能。使用DDR和LPDDR可以省電。”

關(guān)鍵詞：DDR

上一篇：Intel助力國(guó)產(chǎn)內(nèi)存