DDR5內(nèi)存技術(shù)參數(shù)公布

來源： 日期：2017-12-08 16:11:31

一鍵分享

據(jù)報道，Rambus首次公布HBM3/DDR5內(nèi)存技術(shù)參數(shù)，最大的關(guān)注點在于都是由7nm工藝制造。7nm工藝被業(yè)界認為是極限，因為到了7nm節(jié)點即使是finfet也不能夠在保證性能的同時抑制漏電。所以工業(yè)界用砷化銦鎵取代了單晶硅溝道來提高器件性能，7nm是一項非常復(fù)雜的技術(shù)。

　　
讓人費解的是，曾經(jīng)的“專利流氓”Rambus居然公開了DDR5內(nèi)存和HBM3存儲的技術(shù)參數(shù)。

　

                                                　
報道稱，Rambus的規(guī)劃顯示，HBM3基于7nm工藝制造，帶寬高達4GT/s，封裝架構(gòu)更加復(fù)雜。

　　
按照單芯片1024bit位寬，速度就可以實現(xiàn)512GB/s到1TB/s，也就是比HBM2直接翻了兩番。

　　
至于DDR5內(nèi)存，設(shè)計目標I/O帶寬6.4Gbps，總帶寬51.2GB/s，頻率4800~6400MHz，預(yù)取位數(shù)16bit，均比DDR4翻番。

　　
其實在今年9月，Rambus就號稱在實驗室搞定了第一塊完整工況的DDR5驗證產(chǎn)品，電壓還只有1.1V。

                                   　　
然而，必須指出的是，至少在整個2018年，HBM3/DDR5的影子都不會見到，最快最快也需要2019年。

　　
Rambus到底是用PPT嚇人還是真有幾把刷子，那就不得而知了。只希望這種技術(shù)出來以后，不要再憑借專利去到處“咬人”，而且當年Intel因為硬上Rambus RDRAM被結(jié)結(jié)實實坑了一把。


關(guān)鍵詞：DDR5

上一篇：中國加快入局智能芯片領(lǐng)域